First SDU Microelectronics publication on probabilistic computing presented at IEEE SOCC 2026

Om forskningen

Artiklen “Efficient FPGA Architectures for Probabilistic Computing Using P-Bit Networks” undersøger, hvordan probabilistiske computersystemer baseret på stokastiske P-bits kan implementeres og skaleres effektivt på FPGA-hardware.

Arbejdet sammenligner gruppeparallelle og tidsmultipleksede implementeringer og introducerer en tidsmultiplekset arkitektur med parallel summering, der reducerer den latenstid, som sekventielle hukommelsesadgange medfører. Arbejdet anvender også en compressed sparse row-repræsentation (CSR) af P-bit-koblingsmatricen og behandler denne repræsentation direkte i hardware uden at genskabe den fulde matrix. Det bliver stadig vigtigere, efterhånden som netværkene skaleres: De undersøgte koblingsmatricer går fra en sparsitet på cirka 70 % for et kredsløb med 12 P-bits til 99,93 % for et kredsløb med 8367 P-bits.

Demonstreret på FPGA-hardware

Den foreslåede arkitektur blev implementeret på en Zybo Z7-10 FPGA og demonstreret med probabilistiske multiplikator-/faktoriseringskredsløb, som viser både fremadrettet og invers beregning. Studiet giver en FPGA-baseret platform til at udforske skalerbare P-bit-arkitekturer og danner grundlag for fremtidigt arbejde mod større probabilistiske processorer og implementeringer med energieffektive stokastiske komponenter.

Artiklen er skrevet af Mads Eifer, Thomas S. Christiansen, Simon Richter, Dario Fernández Khatiboun, Farshad Moradi og Hooman Farkhani og er et resultat af et samarbejde mellem Syddansk Universitet og Aarhus Universitet.

På IEEE SOCC 2026

Artiklen blev præsenteret i sessionen TS6: Emerging and Disruptive Technologies I, som havde fokus på nye computerparadigmer og hardwareteknologier ud over konventionelle arkitekturer. Rammen var særligt relevant for arbejdet, som er SDU Mikroelektroniks første publicerede bidrag inden for probabilistisk computing og understøtter gruppens bredere aktiviteter inden for nye og ukonventionelle former for databehandling.

Om artiklen

• Titel: Efficient FPGA Architectures for Probabilistic Computing Using P-Bit Networks
• Forfattere: Mads Eifer, Thomas S. Christiansen, Simon Richter, Dario Fernández Khatiboun, Farshad Moradi og Hooman Farkhani
• Konference: 39th IEEE International System-on-Chip Conference (IEEE SOCC 2026), Heidelberg, Tyskland, 30. september – 2. oktober 2026
• Session: TS6: Emerging and Disruptive Technologies I

Læs mere om SDU Mikroelektroniks forskning inden for Advanced Computing.

Læs også: SDU Mikroelektronik præsenterer ny forskning i Logic-in-Memory for STT-RAM på IEEE SOCC 2026